全彩屏又稱三基色屏，其發(fā)光像素是由紅、綠、藍(lán)三種基色的LED發(fā)光二極管組成。用InGaN(470nm)藍(lán)、InGaN(525nm)綠和AS ALGaAS(625nm)紅LED燈作為LED顯示的三基色，可以提供逼真的全色性能，而且具有較大的顏色范圍。
16384級(jí)灰度實(shí)現(xiàn)描述采集/發(fā)送子系統(tǒng)以每秒不少于120幅的幀頻采集經(jīng)GAMMA子系統(tǒng)變換輸出的24 Bits真彩色信號(hào)，并以雙存貯器交替工作的方式平穩(wěn)地寫入到自帶的顯示緩存中，在中心處理單元的控制下完成灰度的權(quán)值變換，通過傳輸部分傳至接收模塊。
    接收/灰度處理子系統(tǒng)自發(fā)送模塊接收24 Bits真彩色信號(hào)，權(quán)值分別為20、21、22、23、24、25、26、27，每個(gè)基色有八個(gè)權(quán)值分量，通過FPGA/CPLD進(jìn)行數(shù)據(jù)處理及非線性數(shù)據(jù)變換、灰度運(yùn)算后，送至恒流驅(qū)動(dòng)單元板從而實(shí)現(xiàn)16384級(jí)灰度控制信號(hào)。
    采集/發(fā)送子系統(tǒng)采用的主控芯片IC為美國Lattice公司的CPLD器件ispMACH 4A5-128/64-10YC，封裝形式為100PQFP。它通過來自計(jì)算機(jī)的幀同步信號(hào)NVS、行消隱信號(hào)NBLK、點(diǎn)時(shí)鐘CLK產(chǎn)生地址控制邏輯，逐點(diǎn)采集24 Bits真彩色信號(hào)并寫入到交替工作的存貯器中，該存貯器芯片選用IDT71024-12或相兼容的美國ISSI的IS61C1024-12J。當(dāng)幀同步信號(hào)NVS負(fù)跳變時(shí)，主控芯片IC產(chǎn)生存貯器交替控制信號(hào)，將剛寫入的最新一幀的真彩色信號(hào)進(jìn)行灰度的權(quán)值變換，通過UR0、UR1、UG0、UG1、UB0、UB1（MC3487或DS90C031B）差分至超五類雙絞線上，并由UC0（RTL8208）差分輸出變換后的幀同步信號(hào)ONVS、點(diǎn)時(shí)鐘OCLK、行消隱信號(hào)ONBLK和內(nèi)部同步信號(hào)AD0。 接收/灰度處理子系統(tǒng)通過URO、UR1、UG0、UG1、UB0、UB1（RTL8208）自超五類雙絞線上接收變換后24 Bits真彩色信號(hào)，其主控芯片F(xiàn)1亦采用美國Lattice公司的CPLD器件ispMACH 4A5-128/64-10YC，封裝形式為100PQFP。它通過來自采集/發(fā)送子系統(tǒng)變換后的幀同步信號(hào)ONVS、行消隱信號(hào)ONBLK、點(diǎn)時(shí)鐘OCLK產(chǎn)生地址控制邏輯，逐點(diǎn)采集24 Bits真彩色權(quán)值信號(hào)并寫入到交替工作的存貯器中，該存貯器芯片選用IDT71024-12或相兼容的美國ISSI的IS61C1024-12J。當(dāng)內(nèi)部同步信號(hào)AD0跳變時(shí)，主控芯片F(xiàn)1產(chǎn)生存貯器交替控制信號(hào)和電子顯示屏行列地址尋址信號(hào)，將剛寫入的最新一幀的真彩色信號(hào)進(jìn)行電流等效化，逐點(diǎn)逐線地送至恒流驅(qū)動(dòng)顯示單元板上，從而完成一個(gè)24 Bits真彩色畫面的完整顯示和刷新過程。
三種基色不同組合能產(chǎn)生的顏色數(shù)為：
256×256×256 = 16.7M種顏色